Cadence大会干货：秀AI芯片设计全流程方案清华魏少军提智能芯片八大特征

  这是中国 IC 设计业覆盖技术领域最全面、顶级规模的先进的技术交流平台，其规模和参与度再次刷新行业记录，吸引了超过 130 家企业、 1300 位 IC 设计从业者。

  在刚刚结束的大会中，Cadence 公司总裁Anirudh Devgan，中国半导体行业协会IC设计分会理事长、清华大学微电子所所长魏少军，依图科技联合发起人、CEO朱珑上台分享。

  从本届大会的主题“智能系统模块设计”，到各位演讲嘉宾主要分享的智能设计系统、智能架构设计中心、以及智能基础设施提升的关键，我们大家可以直观的感受到，AI 已经影响到整个集成电路产业的所有的环节，不仅驱动 AI 芯片应用和创新蒸蒸日上，同时也开始深入芯片设计的所有的环节，通过更加智能的设计工具，带来整个芯片设计流程效率的提升和 PPA 的节省。

  此外，在本次活动期间，汽车无人驾驶、智能感知、语音交互、机器视觉和深度学习等创新应用已成为交流的热点话题。

  Cadence 中国区总经理徐昀在开场致辞中说，过去五年，不仅整个行业发展日新月异，Cadence 同样在中国加快速度进行发展，今年其 Q1 财报开始单独披露在中国的营收，占全球营收的10%以上。

  徐昀表示，中国已成为全世界成第二大市场，也是 Cadence 投入最大、最期待的市场。自1995年进入中国以来，Cadence 陆续在中国成立亚太总部、AI研发中心等，走得每一步与中国用户密切相关。

  今年对于 Cadence 是特殊的一年，该公司宣布踏入系统分析市场，并推出 智能系统实际（Intelligent System Design） 战略，希望能够通过智能化系统模块设计在日常开发中为客户提供更多帮助。

  紧接着，Cadence 公司总裁 Anirudh Devga以“智能系统模块设计”为主题发表演讲。

  过去系统公司专注于从软件到物理芯片设计的系统模块设计，移动和消费产品为整体系统模块设计优化开辟了道路。

  在 AI、5G 和边缘计算等新兴技术的推动下，近年来，汽车、工业、医疗等各行业都在经历空前的数字化转型，并促进了针对其特定应用需求而优化的定制系统和SoC的开发。我们已进入智能系统设计时代。

  面向移动电子设备、云/数据中心、IoT/工业、汽车、航空航天和医疗健康六大领域，Cadence的智能系统模块设计战略，以技术（计算）软件为核心能力，包括引用AI和算法优化设计工具、扩展到新系统领域、以及执行核心 EDA 和 IP。

  借助机器学习、全局优化等技术，Cadence可以切实提升 PPA 和周转时间，并提供完全整合和大量并行full flow。

  随着数据速率的提高，精准的3D EM仿真慢慢的变重要。今年 Cadence 推出系统级分析策略下推出的第一款产品 Clarity 3D 场求解器，针对云九三和分布式计算的服务器做了优化，其电磁仿线倍的提升。

  面向数据中心，Cadence还推出了企业级 FPGA 原型平台 Cadence Protium X1，为早期软件开发、硬件和软件回归及完整系统验证提供数 MHz 级高速传输速率，适用于从数十亿门 AI 和 5G 芯片到单 FPGA 物联网芯片和 IP 模块等多种设计尺寸和应用场景。

  为了优化设计的具体方案，Cadence 提出了 Machine Learning 与 EDA 相互融合的理念，并将机器学习的三驾马车战略带给中国 IC 产业。

  （1）ML Inside：通过最新的机器学习引擎，改善数字设计工具，带来更好的PPA。通过对过往的大数据分析和决策，来加速未来的智能版图设计。

  （3）ML Enablement：软件和硬件的协同设计，以及 Cadence 独有的 Tensilica 处理器 IP，应用机器学习为系统级的优化带来提升。

  Cadence 已推出针对 AI 芯片的全流程解决方案，包括 AI 芯片建模、AI 智能验证解决方案、大规模复杂AI芯片的全设计实现 flow、以及相关设计 IP 等。

  在工具方面，Cadence 的布局布线工具 Innovus 里，已有内置的 AI 算法取代传统的算法。

  今年 Cadence 还发布了第三代 JasperGold 形式化验证平台，采用机器学习技术，将开箱即用的证明速度平均提高2倍，回归工作速度平均提高5倍，同时优化了RTL设计的编译能力，容量提高两倍，内存占用平均减少50%。

  过去一年，Cadence 持续全面强化各产品线。其首款深度神经网络加速器 DNA 100 处理器 IP，小至 0.5 大至数百 TeraMAC（TMAC）均可实现高性能和高能效，适用于无人驾驶汽车、ADAS、机器人、监控、为人机、AR/VR等各种设备端神经网络推理应用。

  AI 处理器在运行最新的神经网络模型时会使功耗预算严重缩紧，要满足多种设备的 AI 功能需求，需要更高效的架构，DNA 100处理器利用创新的稀疏计算引擎解决了这些局限性。

  此外，DNA 100 还配备完整的 AI 软件平台，兼容最新版本的 Tensilica 神经网络编译器，能在所有神经网络层运行，对于视觉、语音、雷达、激光雷达和通信应用设备端推理都适用。

  中国半导体行业协会 IC 设计分会理事长、清华大学微电子所所长魏少军演讲的主题是智能计算架构创新。

  魏少军教授谈到，算法是实现智能的核心，而计算是实现的智能的唯一途径，软件是实现智能的关键，而芯片是不可或缺的执行者。

  尽管现有芯片可以为智能应用提供必要的算力，但他们并非为智能而生，在计算效率、能耗和灵活度上存在很明显的缺陷。而架构创新或许是实现芯片智能化的唯一途径。

  （5）很高的能量效率，最好达到 100 TOPS/W，且对于一些应用能耗低于 1mW。

  对于终极AI芯片来说，人们希望它既具备高能量效率、同时也具备很好的可编程性，比如图中红色圈的位置，也就是“软件定义芯片”。

  “软件定义芯片”顾名思义就是让芯片根据软件进行适应与调整，简单来说，就是将分块软件/程序不断送到数据通道，使芯片能实时地根据软件或产品的需求改变功能，实现更灵活的芯片设计。

  去年，美国国防部先进计划署（DARPA）推动的电子产业振兴计划（ERI）针对后摩尔定律（post-Moore’s-law）时代的新材料、架构与设计流程，其中一个课题就是软件定义硬件（software define hardware）。

  这种处理器在运行过程能实时进行重构，实现最优的硬件重新组合，但很多大学研究仍未摆脱传统处理器设计的束缚，这样的一个过程仍在改良型发展。

  关于“软件定义芯片”，清华大学微电子所早在10年前就已经开展这方面的研究。魏少军表示，DAPRA的研究性能表现仅是清华大学研究成果的十分之一。清华大学微电子所打造的数款 Thinker 芯片曾在国际上获得众多奖项。

  在（清华魏少军：剖析AI芯片两大技术痛点 3年内将现出局者 GTIC 2018）一文中，有对这一 AI 芯片创新架构技术细节的详细介绍。

  粗颗粒度可重构阵列（CGRA）架构与这一思路不谋而合。有种说法认为，这种架构属于非冯诺依曼架构。但魏少军并不完全认同这一观点。

  如图，冯诺伊曼不只是传统的计算机架构，也是基础的现代数字集成电路，几乎所有数字电路大多数都能归因于冯诺伊曼架构的变体。

  当下探索的软件定义芯片架构，其实做来做去并没有逃开冯诺依曼架构，因此这种架构在计算完备性上是有理论基础的。

  魏老师还展示了AI芯片发展路线图，通过算法设计与硬件设计融合，AI芯片间变得更小延迟、更高能效、更加通用。

  这种设计，迄今为止，还没有成型的设计工具，魏少军表示，这或许是下一步芯片设计工具重要的发展方向。

  此外，魏老师再次谈到 AI Chip 2.0 的愿景和实现路径，此前在 AI 芯片创新峰会上，魏老师曾详细的介绍他对这一阶段的看法。（清华魏少军：AI芯片2.0，终极智慧芯片 GTIC2019）

  魏少军认为，今天的芯片还没有实现真正的智慧化，我们还走在 AI 芯片的第二个阶段，正在迈向第三个阶段。

  这一芯片架构除了包含在最右边一块的软件定义芯片外，还有如何通过学习过程，让算法和软件自动演进，这一定要通过现有 AI 办法来进行正向循环，让软件越来越聪明。这种想法目前为止还没有人做出来。

  魏少军表示，让芯片变得智慧化是一个重要目标，但算法还是实现智慧化的核心，今天的芯片尽管能提供很多计算能力，但要实现真正意义上的智慧系统模块设计，需要探索创新的架构。

  他相信，朝着这样的目标，此前提到的 AI 芯片第三阶段，在未来几年将能够实现。

  当下 AI 所及的阶段仍是低阶智能，机器能看懂、听懂、理解的东西，人立刻就能秒懂、说清楚。

  宏观上，从单体智能到群体智能，例如在智慧城市中，摄像头之间是可以对话的，能形成更大的智能体。

  微观上，单位面积智能算力需要更大程度的提升，才能让性价比较高的技术获得普及。

  AI 芯片为什么难做？朱珑认为，没有典型场景应用、没有超越 NVIDIA 的芯片、没有世界级的算法是毫无意义的。

  摩尔定律时代，晶体管密度难以满足智能计算，对此，依图从理念上思考差异化，提出“算法即芯片”的口号。

  基于这一思考，依图与熠知电子（ThinkForce）打造了求索芯片，其设计理念：高密度、世界级AI算法、64路视频分析、服务器芯片。

  求索芯片不是一个AI加速模块，而是一个具有端到端能力的AI处理器。其难度在于平衡CPU计算、AI计算、内存和数据通信。

  最后，朱珑表示，依图未来的目标是通过“城市大脑 + AI 芯片”，让50万路成为现实，打造城市视觉中枢。

  作为集成电路产业上游的领军企业，Cadence在过去31年见证了全球半导体的技术创新和产业发展。

  从 Cadence 的战略规划上，我们大家可以看到全球芯片设计软件及应用 IP 的趋势。

  随着 AI、IoT等新兴市场的崛起，细分垂直领域对算力的需求趋于碎片化。从去年开始，从 CPU、DSP 等通用半导体设计 IP 转向更多专用 IP 正成为大势所趋，国内外一些创企也瞄准了这一市场，设计面向特定应用场景的神经网络处理器 IP。

  AI 对半导体产业的影响，不仅从需求方面推动芯片产业的发展，还能渗透到芯片设计的所有的环节，将传统的电子设计自动化推向一个新的阶段 —— 电子设计智能化。

  EDA 等设计工具的演进，将使得广大 IC 设计工程师能聚焦在更有创造性的训练模型和设计算法工作上，提升芯片设计效率，进而推动芯片产业的发展，为 AI 提供更优的算力支持。